← Accueil actu | Salle du marché
2026-10-26 · Source：Tom's Hardware
Le fabricant de mémoire développe aussi de la HBM verticale et une mémoire d'inférence en périphérie conçue pour se loger directement au-dessus des processeurs — une feuille de route aux conséquences directes pour l'encapsulation des accélérateurs IA.
Micron a rayé le 4F2 de la liste. Le fabricant de mémoire a rejeté la conception de cellule compacte comme voie vers la DRAM de nouvelle génération et ancre plutôt la feuille de route dans deux technologies très différentes : l'hybridation de wafers et la lithographie EUV High-NA.
Le rejet est le détail le plus révélateur du plan. Le 4F2 décrit une disposition de cellule plus compacte qui réduirait la surface de silicium que consomme chaque bit stocké, et l'adopter est l'un des leviers conventionnels de l'industrie pour étirer la densité DRAM. Micron a décidé de ne pas actionner ce levier. À sa place, l'entreprise entend introduire dans sa future production DRAM l'hybridation de wafers — qui assemble des wafers pour que la mémoire puisse être empilée et connectée à l'échelle du wafer — et l'EUV High-NA, l'étape suivante en résolution de gravure en ultraviolets extrêmes.
Aucune des deux technologies n'est présentée comme l'état final. Micron présente l'hybridation de wafers et l'EUV High-NA comme le pont vers une transition plus fondamentale : faire passer la DRAM en trois dimensions avec une mémoire à structure verticale, un basculement que l'entreprise attend sur les prochaines années.
La feuille de route porte une seconde voie, explicitement tournée vers l'IA. Aux côtés de l'évolution DRAM conventionnelle, Micron développe de la mémoire à haute bande passante verticale, refondant la HBM comme structure à orientation verticale, avec en plus un concept distinct qu'elle appelle mémoire d'inférence en périphérie verticale — une mémoire conçue pour être intégrée directement au sommet des processeurs. Incorporer la capacité d'inférence dans la pile du processeur elle-même, plutôt que l'attacher comme composant séparé, est le genre de basculement d'encapsulation susceptible de remodeler la construction des systèmes IA en périphérie et côté client.
Pour quiconque planifie des achats d'infrastructure IA pluriannuels, la séquence est le vrai signal : Micron attend que le scaling conventionnel passe d'abord par l'hybridation de wafers et l'EUV High-NA, la mémoire 3D et l'empilage intégré au processeur devant suivre dans une fenêtre que l'entreprise mesure en années.
Mots-clés: Micron · DRAM · HBM · High-NA EUV · Wafer Bonding · 3D DRAM
萬安算交所 AIXX · AIXX · Bourse compute vérifiée · Accéder à la salle